(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-39207

(43)公開日 平成11年(1999)2月12日

(51) Int.Cl.⁸

G06F 12/00

離別記号

570

FΙ

G06F 12/00

570A

審査請求 有 請求項の数3 OL (全 9 頁)

(21)出願番号

特願平9-196185

(22)出願日

平成9年(1997)7月22日

(71)出願人 000190541

新潟日本電気株式会社

新潟県柏崎市大字安田7546番地

(72)発明者 渡辺 雅隆

新潟県柏崎市大字安田7546番地 新潟日木

電気株式会社内


(74)代理人 弁理士 志賀 正武

(54) 【発明の名称】 共有メモリ制御装置および共有メモリ制御方法

(57)【要約】

【課題】 バスマスタが必要とする単位時間当りのメモリアクセスバンド幅を維持して効率良いメモリ制御を実現する共有メモリ制御装置および共有メモリ制御方法を実現する。

【解決手段】 カレント共有メモリサイクルにおいて、随時、各バスマスタ100~102のそれぞれのメモリアクセスジンド幅を計算し判断することによって、カレント共有メモリサイクルの終了前に、次のメモリサイクル制御を決定するようにし、各バスマスタ100~102が最低限必要とするメモリアクセスバンド幅を維持して、共有メモリ104を効率良く使用する。



【特許請求の範囲】

, 1

【請求項1】 カレント共有メモリサイクルにおいて、 随時、各バスマスタのそれぞれのメモリアクセスバンド 幅を計算し、カレント共有メモリサイクルの終了前に、 次のメモリサイクル制御を決定して各バスマスタが最低 限必要とするメモリアクセスバンド幅を維持することを 特徴とする共有メモリ制御方法。

【請求項2】 共有メモリと、当該共有メモリに対してアクセスする複数のバスマスタを制御する共有メモリコントローラとから構成される共有メモリ制御システムにおいて、

前記共有複数のバスマスタのそれぞれについて、前記共 有メモリに対する単位時間当りに必要なメモリアクセス バンド幅値 φ と、カレント共有メモリサイクル時点にお ける共有メモリアクセスバンド幅値Ψとを算出する算出 手段と、

前記メモリアクセスバンド幅値 øと共有メモリアクセスバンド幅値 Ψとを比較して前記カレント共有メモリサイクルが終了する以前に、共有メモリアクセスバンド幅値 Ψを維持するよう予測処理する予測制御手段とを具備することを特徴とする共有メモリ制御装置。

【請求項3】 唯一の共有メモリを使用する複数のバスマスタを有する装置であって、これら各バスマスタの夫々について、単位時間当りに必要な第1の共有メモリアクセスバンド幅値と、カレント共有メモリサイクル時点で随時算出される各バスマスタ毎の第2の共有メモリアクセスバンド幅値とを比較し、前記第1の共有メモリアクセスバンド幅値が所定値を維持するよう予測処理することを特徴とする共有メモリ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、唯一の共有メモリ に対してアクセスする複数のバスマスタを統合制御する 共有メモリ制御装置および共有メモリ制御方法に関す る。

[0002]

【従来の技術】図8は従来の共有メモリシステムの概略 構成を示すブロック図である。この図において、30 1、302はそれぞれ共有メモリアクセスするバスマス 夕BM1、BM2であり、これらと共有メモリ304と はデータバス310で接続されている。303は共有メ モリバス調停を行うアービタである。バスマスタBM 1、BM2は、共有メモリ304にアクセスする場合、 それぞれの共有メモリアクセス権リクエスト信号(アク セス要求信号311、313)を使用し、アービタ30 3に共有メモリアクセス要求を伝える。

【0003】アービタ303は共有メモリバスアクセス調停(アービトレーション)を行う。すなわち、共有メモリアクセス要求信号311,313によってバスマスタBM1、BM2からアクセス要求が来ると、アービタ

303はどちらかのバスマスタにアクセス許可信号312,314を供給する。いま、例えば、バスマスタBM1が共有メモリバスアクセス権を得たとすると、バスマスタBM1からのアドレスコマンド信号307は、バッファ305を介して共有メモリ304の共有メモリバス309を経てメモリアクセスする。同様に、バスマスタBM2が共有メモリバスアクセス権を得た時には、アドレスコマンド信号308がバッファ306を介して共有メモリ304の共有メモリバス309を経てメモリアクセスする。

2

【0004】こうした共有メモリ制御におけるアービトレーションの基本的な例は、ローティング(回転)アービトレーションである。単純なローティングアービトレーションには、アービタ303が一旦あるバスマスタ側に共有メモリアクセス権を引渡した後は、その後に新たに共有メモリアクセスを必要とする他のバスマスタが出現しても、現在アクセス権を獲得しているバスマスタ側がアクセス権を放棄するまで新たに共有メモリアクセスを必要とする他のバスマスタ側を待機させねばならな20い、という問題がある。

【0005】この問題を回避するには、バスマスタ側に与えた共有メモリアクセス権をアービタが強制的に奪取する制御が必要となり、これ故、アービタと対応する機能回路が複雑化する弊害が生じている。そこで、このような弊害を回避するものとして、例えば、共有メモリアクセス1サイクル毎に、共有メモリにアクセスするバスマスタを決めるアクセス制御方法を開示した特開平3ー137754号公報の技術が知られている。しかしながら、この方法では共有メモリアクセスする複数のバスマスタに対し、それぞれのバスマスタが一定時間に必要とするメモリアクセスバンド幅を保証する仕組が取り入れていない。

【0006】一方、図9に図示する従来の共有メモリ制御システムでは、共有メモリ405に対するアドレスコマンドデータ信号は共有メモリコントローラ404が一括制御し、共有メモリを使用するバスマスタBM1(401)やBM2(402)は直接、共有メモリ405に対してアドレスコマンド制御は行わない。つまり、図3および図4に図示する従来の共有メモリ制御方法では、パスマスタBM1,BM2がバス310またはバス412に対するバス占有権を獲得した場合の最大バス占有時間を、バスマスタBM1,BM2について1回の占有時案を個別に設定することにより、共有メモリアクセス時間を制限し、バス310もしくはバス417の使用効率を向上させている。

[0007]

【発明が解決しようとする課題】さて、上述した従来の 共有メモリ制御システムでは、唯一の共有メモリに対し てリード・ライトアクセスするバスマスタが複数存在す る場合、共有メモリにアクセスするバスマスタが変更さ :3

れると、それ迄共有メモリに対して出力されていたページアドレスが変る場合が多く、この様な場合にはページミスとなる為、リード・ライト処理が一時中断されてしまうという弊害が生じている。

【0008】つまり、換言すれば、従来の共有メモリ制御システムにおいては、共有メモリアクセスする複数のバスマスタに対し、それぞれのバスマスタが必要とする単位時間当りのメモリアクセスバンド幅を維持するアービトレーションが考慮されていない、という問題がある。

【0009】そこで本発明は、このような事情に鑑みてなされたもので、バスマスタが必要とする単位時間当りのメモリアクセスバンド幅を維持して効率良いメモリ制御を実現する共有メモリ制御装置および共有メモリ制御方法を提供することを目的としている。

[0010]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の発明では、カレント共有メモリサイクルにおいて、随時、各バスマスタのそれぞれのメモリアクセスバンド幅を計算し、カレント共有メモリサイクルの終了前に、次のメモリサイクル制御を決定して各バスマスタが最低限必要とするメモリアクセスバンド幅を維持することを特徴とする。

【0011】また、請求項2に記載の発明では、共有メモリと、当該共有メモリに対してアクセスする複数のバスマスタを制御する共有メモリコントローラとから構成される共有メモリ制御システムにおいて、前記共有複数のバスマスタのそれぞれについて、前記共有メモリに対する単位時間当りに必要なメモリアクセスバンド幅値・と、カレント共有メモリサイクル時点における共有メモリアクセスバンド幅値・と共有メモリアクセスバンド幅値・と共有メモリアクセスバンド幅値・と共有メモリアクセスバンド幅値・と共有メモリアクセスバンド幅値・と大有メモリアクセスバンド幅値・とを比較して前記カレント共有メモリサイクルが終了する以前に、共有メモリアクセスバンド幅値Ψを維持するよう予測処理する予測制御手段とを具備することを特徴としている。

【0012】さらに、請求項3に記載の発明では、唯一の共有メモリを使用する複数のパスマスタを有する装置であって、これら各パスマスタの夫々について、単位時間当りに必要な第1の共有メモリアクセスパンド幅値と、カレント共有メモリサイクル時点で随時算出される各パスマスタ毎の第2の共有メモリアクセスパンド幅値とを比較し、前記第1の共有メモリアクセスパンド幅値が所定値を維持するよう予測処理することを特徴とする。

【0013】本発明では、カレント共有メモリサイクルにおいて、随時、各バスマスタのそれぞれのメモリアクセスバンド幅を計算し判断することによって、カレント共有メモリサイクルの終了前に、次のメモリサイクル制御を決定するようにしたから、各バスマスタが最低限必

4 要とするメモリアクセスバンド幅が維持され、結果、共 有メモリを効率良く使用し得る。

[0014]

得を知らせる。

【発明の実施の形態】以下、本発明の実施の形態である 共有メモリ制御システムについて、図面を参照して説明 する。図1は、本発明による共有メモリ制御システムの 構成を示すブロック図である。この図において、共有メ モリ104と共有メモリコントローラ103とは、共有 メモリデータバス115とその他の共有メモリバス11 10 4とにより1対1で接続され、共有メモリコントローラ 103が共有メモリ104を一括制御する。バスマスタ BM1 (100)、MB2 (101) およびBM3 (1 02)は、バス113を介して共有メモリコントローラ 103に接続され、当該コントローラ103を経て共有 メモリ104に対してメモリアクセスする。なお、この 図では、バスマスタ数が3組の場合を一例として説明す るが、バスマスタ数はこれに限らず3組以上でも良い。 【0015】バスマスタBM1~BM3は、それぞれバ ス権要求信号107,109,112により共有メモリ 20 コントローラ103に対してバス113のバス権獲得要 求を発する。共有メモリコントローラ103は、各バス マスタBM1~BM3のいずれかに対してバス権アクノ リッジ信号108,110,111を送出してバス権獲

【0016】共有メモリコントローラ103は、CACN121、CBFC122およびMMC123とから構成される。MMC123は、共有メモリ104に対して現在ドライブしているコマンド(アドレスを含む)やそのデータ幅等を記憶する一方、共有メモリ104に使用しているデバイス毎のセンスアンプの開始アドレスおよび終了アドレスを全て記録するユニット709と、さらに共有メモリ104への制御を行うユニット710とから構成される。CBFC122は、共有メモリ104に対するプリフェッチバッファユニット(PFBFU)712と、バスマスタBM1~BM3から共有メモリ104へのライトデータを格納するライトバッファユニット(WBFU)711とを備える。

【0017】中央分岐予測コントローラ(CACN)121は、構成要素704~708とから形成される。SBMT705は、各バスマスタBM1~BM3のそれぞれについて単位時間(T)当りの最低限必要な共有メモリアクセスバンド幅値(以後、バスマスタBM1に対する共有メモリアクセスバンド幅値をSBMT1、バスマスタBM2に対する共有メモリアクセスバンド幅値をSBMT2、バスマスタBM3に対する共有メモリアクセスバンド幅値をSBMT3と記す)を記録する。CBMCU704は、SBMT705を参照してα時点(後述する)におけるバスマスタBM1~BM3の各メモリアクセス違成値ならびにそれらの比率を記憶する。

0 【0018】ここで、図3を参照し、単位時間工と時点

 α 、 β 、 γ との関係について述べておく。時点 α 、 β 、 γ は単位時間 T期間中に含まれると仮定し、 α 時点を含む T期間より 1 T時間だけ前のタイミングを T'期間とする。図 3 において、 T'期間の開始時刻を"0"と定義し、 T'期間の終了時刻を"t"と定義しており、これにより T期間の開始時刻は t となり、終了時刻は 2 t となる。そして、時刻 t と時点 α 、 β 、 γ との関係は、次式 (1) にて表現されるものとする。

 $0 < t < \alpha < \beta < \gamma < 2 t \cdots (1)$

【0020】さらに、CBMCU704は、T'期間およびT期間におけるSBMT1、SBMT2およびSBMT3に対して実施された各バスマスタBM1~BM3についてのデータ転送達成比率(以後、このデータ転送達成比率をメモリアクセスバンド幅達成比率と称し、各バスマスタBM1~BM3のメモリアクセスバンド幅達成比率をそれぞれMAP1、MAP2、MAP3と記す)を記録する。図3に図示した一例の場合、T'期間ではMAPT1が60%、MAPT2が100%、MAPT3が40%であり、T期間の α 時点ではMAPT1が30%、MAPT3が40%でとなっている。

【0021】CBMCU704は、このようなメモリア クセスバンド幅達成比率MAP1、MAP2、MAP3

 $AVZ \times (\delta \div (\Sigma MAVT)) < SBMTZ \cdots (2)$

が満たされることを言う。なお、この(2)式において、 Σ MAVT=MAVT1+MAVT2+MAVT3 である。

【0025】また、(3)式に示す条件とは、下記

(3) 式の条件を満たすバスマスタをBMYとすると、

 $(\alpha - y) \div T > (MAPYT' + MAPYT) \cdots (3)$

 $YY = T \times (MAPYt' + MAPYt) \div (\alpha - y) \cdots (4)$

【0026】ステップS902では、まずα時点においてBMZからバスマスタBM3(103)に対してバス113アクセス要求がされている場合、かつ、バス113がアイドルの場合をS902-1とする。S902-1では、BMZからアクセス要求を受け付ける。BMZの要求が書込み要求であって、かつWBFU711に十分な空きがある場合には、α時点でBMZから共有メモリ104に対するライトサイクルを受け付ける。また、

の他、T'期間に各バスマスタBM1~BM3がそれぞれ1サイクル中にバスマスタ権を獲得した時の、1サイクル中の平均転送量(以後、MVAと記す)をも記録保持する。このMAVについてはT期間終了後、T'期間のMAVと平均化する。また、T'期間における各バスマスタBM1~BM3の平均転送時間MAVTも併せて記録するようになっており、この平均転送時間MAVTについてもMAVと同様、T期間終了後、T'期間のMAVTと平均化する。

7 【0022】PPU706は、各バスマスタBM1~B M3がアクセスする共有メモリ104へのアドレス等を 予測計算する。CJU708は上述したCBMCU70 4、SBMT705およびPPU706からの情報に基づき、α時点での共有メモリコントローラ103の処理 命令を出す。ARC707は、上記CJU708の指示 に応じて各バスマスタBM1~BM3に対するアービトレーションを行う。

【0023】次に、図4を参照してα時点における共有コントローラ103の処理について説明する。まず、SBMT705およびCBMCU704の情報に基づき、α時点以降の処理で、カレントメモリ終了後、各バスマスタBM1~BM3の共有メモリアクセスバンド幅値が満足する為に、β時点のリクエストを待たずに先行処理が必要であるか否かをステップS901で判断する。ここで、後述の(2)式あるいは(3)式に示す条件に該当するバスマスタが存在する時には、ステップS902の優先処理へ移行し、そうでない場合にはステップS9003へ進む。

【0024】 (2) 式に示す条件とは、T期間にある各 パスマスタBM1~BM3のそれぞれのMAP間に差分 があり、MAP最小値に対応するバスマスタをBMZと 仮定し、当該バスマスタBMZのMAVをMAVZ、S BMTをSBMTZとすると、 α 時点からT期間終了ま での時間(以後、これを δ 期間と称す)に対して、M

このBMYが2組以上になる場合である。すなわち、バスマスタのT'期間での共有メモリアクセス要求時刻を yとし、該当するT'期間のMAPをMAPYT'、T 期間のα時点までのMAPをMAPYとした場合、

BMZの要求が読み出し要求であった時には、WBFU 711およびPFBF_U712に対してリクエストアドレスをスヌープし、ヒットした場合はα時点でBMZに対してリードサイクルを受け付ける。S902-1において、WBFU711およびPFBF_U712にてバッファ対応が中断される場合には、一旦、BMZに対するサイクルを中断し、β時点から中断された要求を再50 開する。

【0027】一方、バス113がアイドル状態でない場合をステップS902-2とする。このステップS902-2とする。このステップS902-2では、PPU706によりBZMの次の共有メモリサイクルが予測可能であるかどうかを判断する。予測可能であって、BMZの次のリクエストサイクルがリード(読み出し)の場合は、α時点のカレント共有メモリサイクル終了後、MMC123より共有メモリコントローラ103に対して先読み処理を実施し、PFBF_U712に格納してBMZからの共有メモリアクセス要求に対して先行準備する。

【0028】予測リクエストサイクルがライト(書込み)である場合には、WBFU711に対して、BMZから共有メモリ104に対するライトサイクルを出来るだけWBFU711に取込めるように準備する。具体的には、WBFU711に格納されているデータで、共有メモリ104と不一致のデータがある場合は、 β 時点以降BMZからの要求がくるまでの間、WBFU711に格納されている当該データを、共有メモリ104に書き戻す処理を行う。

【0029】また、ステップS902において、PPU 706の予測が可能でない場合には、予測が可能で、かつ予測サイクルがライトの場合と同様に、カレント共有メモリサイクル終了後、 β 時点でのBMZから共有メモリ104へのアクセス要求があった場合に備えてWBF U 711に格納されているデータで、共有メモリ104 に格納されているデータと不一致のデータについては β 時点以降、BMZからの要求が来るまでの間、共有メモリ104に書き戻す処理を行う。

【0030】上記ステップS902の処理においては、 α 時点で β 時点以降の処理を決定することで β 時点の状 30 況から次の共有メモリ104に対する制御を行うための 判断時間を削減することで共有メモリサイクルの効率化を促進させ得る。

【0031】次に、ステップS903の処理に進む場合について説明する。 α 時点において、T 期間およびT期間の各MAPの和をSMAPとすると、

 $SMAP = MAPT' + MAPT \cdots (5)$

となる。ステップS903では、ステップS904とステップS905を同時に処理する。ステップS905では、PPU706によって、各バスマスタ $BM1\sim BM3$ の次に共有メモリサイクルが予測可能であるか否かが判断され、可能でない場合はステップS9080時点判断処理に分岐する。

【0032】ステップS904では、α時点でSMAPの最小値をとるバスマスタから、共有メモリ104にアクセスするために共有メモリコントローラ103に対してバス113アクセス要求がなされているかどうかが判断される。アクセス要求されている場合には、ステップS907の先行処理に移行する。一方、アクセス要求されていない場合には、ステップS908のβ時点判断処

理へ進む。なお、ステップS908のβ 時点判断処理は、従来技術の範疇なので、ここでは言及せずに説明を 省略する。

8

【0033】さて、ステップS904からステップS9 07へ移行した場合には、最小値のSMAPをとるバス マスタに対してPPU706より予測が可能である場合 は、カレントサイクル終了後、直ちにCACN121か らMMC123,CBFC122に対して予測に基づく 処理が準備され、カレントサイクル終了後、当該バスマ スタの共有メモリサイクルに移行する。

【0034】予測不可能な場合には、α時点のカレントサイクル中、WBFU711、PFBF_U712の各バッファに対して当該バスマスタのサイクルによって余分なWBFU711、PFBF_U712のバッファ内部のリプレースメントが生じないように準備する。例えば、カレント共有メモリサイクルがリード(読み出し)である場合、PFBF_U712にカレントサイクルの必要以上のデータを格納しない等である。

【0035】次に、ステップS904からステップS907への分岐要因はなく、ステップS905からステップS907へ進む場合の処理について述べる。ステップS905からステップS907に移行した時、ステップS907ではステップS907-1とステップS907-2とに場合分けされる。これについて図5を参照して説明する。

【0036】図5において、ステップS1000は、ステップS905からステップS907に移行した場合であって、かつ α 時点で要求がない場合を指す。 α 時点でバス権要求信号107,109,112のいずれかが発生した時にステップS1001に移行する。ステップS1000では、次のステップS10000-0,S10001,S1000-2,S1000-3の順に条件が満たされた場合、条件が満たされた先行処理を、ステップS1001-3を件、すなわち、各バスマスタS1001-3のいずれかから要求が出されるまで行う。

【0037】ステップS1000-0では、WBFU711に格納されたデータの中で、共有メモリ104より新しいデータが格納されている場合、当該データのアドレスをC_SEA+CMP709と比較し、一致しているデータが存在する時にはカレント共有メモリサイクル終了後、直ちに当該データを共有メモリ104に書き戻す処理を行う。一方、全く一致するデータが存在しない時には、WBFU711に格納されているデータの内、最も時間が長いデータから順番に共有メモリ104に書き戻す処理を行う。

【0038】ステップS1000-1では、上記ステップS1000-0によってWBFU711に格納されたデータを共有メモリ104に書き戻す処理の最中に実行される。PPU706の予測により、各バスマスタBM

1~BM3のいずれかが、次の共有メモリサイクルがリ ード(読み出し)であって、かつその予測アドレスが共 有メモリ104に書き戻すデータのアドレスと一致して いる場合、当該データを共有メモリ104に書き戻す処 理と同時に、PFBF__U712に十分な空きがある場 合は上記PFBF U712にも当該データをストアさ せる処理を行う。

【0039】ステップS1000-2では、PPU70 6の予測により、あるバスマスタがリードで、かつ、各 バッファ711、712に予測アドレスがヒットせず (予測したデータ量が各バッファ711,712に格納 されていない場合)、かつ、カレント共有メモリサイク ルのアドレスのセンスアンプアドレスを変更することな く、PPU706の予測に対応する先読みリードが可能 な場合であって、しかもPFBF__U712に十分な空 きがある場合に共有メモリコントローラ103が予測に 基づいて先読み処理を行う。

【0040】ステップS1000-3では、PPU70 6のあるバスマスタの予測がリードで、かつ、各バッフ ァ711,712に予測アドレスがヒットしなく、C__ 20 はその内容については割愛する。 SEA+CMP709に格納されている共有メモリ10 4を構成するデバイスの中のいずれかのセンスアンプア ドレスにPPU706の予測アドレスが一致する (セン スアンプのアドレスに予測アドレスが該当する場合)で あって、かつ、その予測アドレスを共有メモリバス11 5にドライブ制御する場合の、ペナルティによるウェイ トが少ない場合で、かつ、バッファ712に共有メモリ 104から読み出してきたデータを格納するのに十分な 空きがある場合において、カレント共有メモリサイクル 終了後、共有メモリコントローラ103がPPU706 の予測に基づく先読み処理を行い、バッファ712に先 読みしたデータを格納する。

【0041】各バスマスタBM1~BM3のいずれかか ら要求が来た時点で上述のステップS1000-0, S 1000-1, S1000-2, S1000-3の先行 処理は、現在の処理を終了して要求に応じた処理、すな わち、ステップ S 9 0 8 の β 時点判断処理に移行する。 これにより、α時点での判断および先行処理によって、 共有メモリ104を使用する各バスマスタBM1~BM 3のそれぞれの共有メモリアクセスバンド幅値を維持し た共有メモリ制御が可能になっている。

【0042】次に、図6および図7を参照して変形例に ついて説明する。図6に示す共有メモリシステムが図1 のものと相違する点は、図6に図示するバス213がス プリットトランザクションに対応することにある。こう したシステムにおける処理フローについて図7を参照し て説明する。

【0043】ステップS901の分岐条件が「YES」 となった場合には、ステップS902の優先処理に移行 し、前述と同様の処理を行う。これに対し、ステップS

901の判断結果が「NO」となった場合には、ステッ プS910に進み、バス113がアイドルが否かを判断 する。

【0044】アイドル状態にあると、ステップS911 に処理を進め、各バスマスタBM1~BM3からのメモ リアクセス要求を受け付ける。そして、アクセス要求が あれば、ステップS912に進み、一方、アクセス要求 が無ければステップS913へ進む。ステップS912 に進んだ場合には、アクセス要求がライトリクエストで あるか否かを判断する。ライトリクエストであれば、ス テップS914の処理Bへ移行し、ライトリクエストで 無ければステップS913に進む。また、ステップS9 01において、前述の(2)式および(3)式で表現さ れた条件に該当するバスマスタが存在せず、しかもバス 213がアイドル状態になければ、この場合もステップ S913に進む。

【0045】ステップS903では、 β 時点で共有メモ リリクエストしているバスマスタからのリクエストアド レスを受けて処理する従来技術で対応するので、ここで

【0046】次に、ステップS912に分岐する状態に ついて詳述する。ステップS911の状態とは、現在、 バス213はアイドルであり、共有メモリバス114は アイドル状態である。よって、ステップS902のα時 点において、バス114と独立に先行処理できること は、共有メモリリクエストがライトである場合に、その ライトデータを共有メモリコントローラ103のライト バッファ711に格納することである。

【0047】したがって、ステップS902において、 バッファ711に十分な空きがあり、かつ共有メモリラ イト要求してくるバスマスタがあると、そのバスマスタ に対してスプリットトランザクション制御によって再度 データアクセスを許可し、α時点において共有メモリへ のライトデータとそのアドレスとをバッファ711に格 納することが可能になる。このステップS914での先 行処理が終了した時点で、ステップS913に移行し、 共有メモリバス114がアイドルになったβ時点で、リ クエストされたその他の共有メモリサイクルに対して共 有メモリコントローラ103が共有メモリ104と各バ 40 ッファ711、712等を制御する。

【0048】以上のように、本発明によれば、カレント 共有メモリサイクルにおいて、随時、各バスマスタのそ れぞれのメモリアクセスバンド幅を計算し判断すること によって、カレント共有メモリサイクルの終了前に、次 のメモリサイクル制御を決定するようにしたから、各バ スマスタが最低限必要とするメモリアクセスバンド幅が 維持され、結果、共有メモリを効率良く使用し得るよう になる訳である。

[0049]

【発明の効果】本発明によれば、カレント共有メモリサ

イクルにおいて、随時、各バスマスタのそれぞれのメモ リアクセスバンド幅を計算し判断することによって、カ レント共有メモリサイクルの終了前に、次のメモリサイ クル制御を決定するようにしたので、各バスマスタが最 低限必要とするメモリアクセスバンド幅が維持され、結 果、共有メモリを効率良く使用することができる。

【図面の簡単な説明】

【図1】 本発明による共有メモリ制御システムの概略 構成を示すブロック図である。

【図2】 共有メモリコントローラ103の構成を示す 10 100~102 バスマスタBM1~BM3 ブロック図である。

【図3】 時間軸を説明するための図である。

α時点における処理動作を説明するためのフ

変形例を説明するためのブロック図である。

ローチャートである。 【図5】 先行処理の詳細を示すフローチャートであ

る。

【図7】 変形例の動作を示すフローチャートである。

【図8】 従来例を説明するための図である。

【図9】 従来例を説明するための図である。

【符号の説明】


【図4】

【図6】


103 共有メモリコントローラ


104 共有メモリ


【図1】




【図2】








【図7】



【図8】



【図9】

